Интеграция RISC-V в экосистему CUDA
NVIDIA представила дорожную карту интеграции RISC-V в свои вычислительные платформы, разделив требования на два ключевых направления: стандартные серверные CPU для работы с CUDA и кастомные процессоры для архитектуры NVLink Fusion. Центральной целью является обеспечение бинарной совместимости программного обеспечения. NVIDIA опирается на спецификацию RVA23 (RISC-V Application Profile) и спецификацию сервисов загрузки и выполнения (Boot and Runtime Services), что позволяет избежать проблемы «наименьшего общего знаменателя» и гарантирует запуск ПО на различных RISC-V чипах.
Технические требования: PCIe Coherency и P2P
Для эффективной работы CUDA-приложений, где вычислительные задачи распределены между CPU и GPU, NVIDIA выделяет критически важные аппаратные требования к хост-процессорам. Ключевым аспектом является поддержка PCIe Coherency (согласованности кэша) на аппаратном уровне. Это устраняет необходимость в частых операциях очистки кэша, снижая задержки. Также требуется поддержка PCIe Peer-to-Peer (P2P) коммуникации, позволяющей GPU напрямую записывать данные в память другого GPU, минуя хост-память, что критично для многопроцессорных систем.
Архитектура NVLink Fusion и партнерство с SiFive
В рамках платформы NVLink Fusion, используемой в стойках типа NVL72, NVIDIA рассматривает использование кастомных RISC-V CPU, которые подключаются к XPU (GPU/ASIC) через высокоскоростной интерфейс NVLink C2C. Этот интерфейс обеспечивает пропускную способность, сопоставимую с ~88 линиями PCIe, и поддерживает архитектуру единой памяти (Unified Memory Architecture). В качестве партнера по разработке RISC-V CPU для этой архитектуры упоминается компания SiFive. Такие процессоры должны поддерживать сетевые стеки DOCA и библиотеки многопроцессорной связи NCCL.
Платформа Vera Rubin и стратегия «третьего игрока»
Всё это является частью масштабной платформы Vera Rubin — полнофункциональной AI-фабрики, объединяющей 7 чипов и 5 стоек. NVIDIA позиционирует RISC-V не как временное решение, а как полноценную альтернативу x86 и ARM в серверном сегменте. Открытый стандарт позволяет diversify цепочки поставок и снизить зависимость от двух основных архитектур. По оценкам индустрии, широкое развертывание RISC-V в роли хост-процессоров для GPU ожидается не ранее чем через два поколения платформ.
Сводная таблица требований NVIDIA к RISC-V CPU
| Категория | Требование / Спецификация | Значение для архитектуры |
|---|---|---|
| Профиль CPU | RVA23 (Server) | Гарантия наличия ключевых расширений для бинарной совместимости CUDA-библиотек. |
| Системные сервисы | RISC-V Boot and Runtime Services | Стандартизация загрузки и управления питанием/прерываниями на уровне платформы. |
| Управление памятью | PCIe Coherency (Hardware) | Исключение лишних операций инвалидации кэша, снижение задержек при передаче данных CPU-GPU. |
| Сетевая подсистема | PCIe P2P Communication | Прямой доступ GPU к GPU-памяти, исключение копирования через хост-память. |
| Интерконнект (NVLink Fusion) | NVLink C2C + CHI Coherence | Высокоскоростная связь (~88 PCIe lanes эквивалент), единое адресное пространство памяти. |
| Ключевой партнер | SiFive | Разработка RISC-V CPU, совместимых с требованиями NVLink Fusion. |
Источник: ServeTheHome ↗