16 лет эволюции: от UC Berkeley к серверам
Проекту RISC-V исполнилось 16 лет (основан 18 мая 2010 года). По словам представителей SiFive, архитектура доказала свою жизнеспособность как глобальный стандарт, не привязанный к интересам одной компании. Ключевым достижением стало появление первого кремния с профилем RVA23, что открывает путь для RISC-V в сегменте серверных процессоров. Сегодня экосистема включает как лицензируемые IP-ядра, так и открытые ядра, умещающиеся всего в 125 LUT в FPGA.
Структура спецификаций и новые профили
Для управления сложностью спецификация RISC-V разделена на модульные слои. Базовые ISA определяют фундамент, расширения добавляют функции, а профили задают обязательный набор для конкретных вертикалей. Важнейшим нововведением стало ратификация в октябре 2024 года профиля RVA23, который делает обязательными векторные расширения (RVV) и поддержку гипервизора. Также был ратифицирован профиль RVB23 для кастомных сборок (Yocto/OpenEmbedded).
| Профиль | Назначение | Ключевые особенности | Статус |
|---|---|---|---|
| RVA20 | Rich Application (Linux/Android) | Базовый RV64GC | Ратифицирован |
| RVA22 | Rich Application | Расширенный набор | Ратифицирован |
| RVA23 | Rich Application (Серверы) | Обязательные Vector (RVV) и Hypervisor | Ратифицирован (окт. 2024) |
| RVB23 | Embedded/Custom Builds | Для Yocto/OpenEmbedded | Ратифицирован |
AI-вычисления: единая архитектура для всех ролей
SiFive подчеркивает уникальность RISC-V как единственной ISA, способной работать на всех уровнях AI-инфраструктуры. Архитектура поддерживает скалярные, векторные и матричные вычисления. Векторное расширение RVV (ратифицировано в 2021 году) поддерживает 32 векторных регистра и архитектуру, независимую от длины вектора (VLA). Это позволяет одному бинарному файлу работать на процессорах с шириной данных от 32 бит до 2048 бит (AI-акселераторы) без перекомпиляции.
Для матричных операций предусмотрены три подхода: AME, IME и VME, а также быстрый векторный вариант, позволяющий вендорам выбирать оптимальную реализацию под свой датапат.
Безопасность и конфиденциальные вычисления
Безопасность в RISC-V встроена на уровне ISA. Ключевые механизмы включают:
- Physical Memory Protection (PMP): контроль доступа из режимов с низким привилегиями.
- RISC-V Worlds: изоляция на уровне шины через тегирование транзакций World ID.
- Supervisor Domains: поддержка конфиденциальных вычислений (Confidential Compute) через изоляцию стеков гипервизора/супервизора.
- Дополнительно: криптографические инструкции, целостность потока управления, CHERI (в разработке), барьеры спекуляции и тегирование памяти.
Будущее: RVA24 и оптимизация
Впереди — развитие профилей. Будущие выпуски RVA будут делиться на мажорные (добавляющие обязательный функционал) и минорные (добавляющие опции). Также спецификация начинает включать guidance-опции для оптимизации, например, для выравнивания доступа к памяти, что позволит софту эффективнее использовать возможности современных высокопроизводительных ядер.
Источник: ServeTheHome ↗