Стратегический разворот: Microbumps вместо Hybrid Bonding
По данным источника ETNews, компания TSMC приняла решение не инвестировать в технологию гибридного соединения (hybrid bonding) для интеграции памяти HBM. Вместо этого фокус смещен на развитие микровыступов (microbumps) размером 5 мкм. Это решение противоречит общепринятому мнению индустрии, включая позицию SK hynix, которые считают гибридное соединение наиболее эффективным методом для стекирования чипов.
Гибридное соединение позволяет создавать постоянную связь между кремниевыми чипами, объединяя металлические выступы в единое целое, что устраняет необходимость в традиционных припоях. Однако TSMC, опираясь на консультации с южнокорейскими и японскими поставщиками, выбрала путь оптимизации существующей архитектуры CoWoS (CoWoS-S и CoWoS-L), где уже широко используются микровыступы для соединения чипов с интерпозером.
Технические детали и сравнение технологий
Ключевое различие между подходами заключается в масштабе соединений. Традиционные припои имеют размер около 100 мкм, стандартные микровыступы — около 20 мкм, а гибридное соединение снижает этот показатель до 1 мкм. TSMC планирует использовать микровыступы размером 5 мкм, что является промежуточным, но более масштабируемым решением в краткосрочной перспективе.
| Параметр | Традиционные припои | Стандартные Microbumps | Hybrid Bonding | Новая цель TSMC (5 мкм) |
|---|---|---|---|---|
| Размер соединения | ~100 мкм | ~20 мкм | ~1 мкм | 5 мкм |
| Технология соединения | Пайка | Микровыступы | Прямое соединение меди | Улучшенные микровыступы |
| Применение в CoWoS | Не используется | CoWoS-S/L (основное) | Не используется для HBM | Основное направление |
| Планы TSMC | — | Развитие | Отложено | Массовое производство в 2H 2028 |
Контекст: Почему TSMC идет на риск?
Это не первый случай, когда TSMC игнорирует самые передовые технологии в пользу более консервативных. Например, компания продолжает использовать литографию Low-NA EUV с многократным экспонированием (multi-patterning) для узлов 1 нм и ниже, отказываясь от перехода на High-NA EUV, который уже внедряет Intel. Аналогичная логика применяется к упаковке: TSMC считает, что оптимизация микровыступов даст достаточный прирост производительности для HBM без рисков, связанных с внедрением гибридного соединения.
Стоит отметить, что технология гибридного соединения уже успешно применяется в процессорах AMD (3D V-Cache) для интеграции SRAM поверх логики, но для памяти HBM TSMC планирует сохранить текущий вектор развития. Массовое производство 5-микронных микровыступов ожидается во второй половине 2028 года.
Источник: TechPowerUp ↗