Рекордный цикл: от RTL до tapeout за 9 месяцев
OpenAI официально подтвердила, что её первый собственный AI-чип Jalapeño прошел путь от начального уровня регистровых передач (RTL) до отправки на производство (tapeout) всего за 9 месяцев. С момента концепции до публичного анонса прошло менее двух лет. Richard Ho, глава отдела аппаратного обеспечения OpenAI, назвал этот срок «новым базовым уровнем» для индустрии, сравнивая его с традиционными 18–24 месяцами разработки.
Ключевое отличие Jalapeño — не столько в характеристиках, сколько в методологии. Чип создавался с нуля, без использования существующей IP-базы или легаси-архитектуры, что делает достижение еще более впечатляющим.
Инструментарий: Codex, Sol и Astra
Разработка велась с использованием собственных моделей OpenAI. Основной движущей силой стал агентный кодировщик Codex, а также модели Sol и новая версия Astra. Инженеры использовали ИИ не для замены людей, а как инструмент повышения продуктивности, работая в связке со стандартными EDA-инструментами (Cadence, Synopsys) для финальной проверки.
Характеристики и итерации Jalapeño
Первая версия чипа (stepping A0) столкнулась с некоторыми архитектурными недочетами, что привело к значительному улучшению во второй версии (B0). Ниже приведена сравнительная динамика развития чипа:
| Параметр | Stepping A0 (Первая версия) | Stepping B0 (Вторая версия) |
|---|---|---|
| Статус | Первый рабочий кремний | Улучшенная производительность |
| Эффективность | Базовый уровень | Улучшение до 25% производительности на ватт |
| Оценка улучшения | — | Ближе к «поколенческому» скачку, чем к микро-обновлению |
Почему это важно для рынка
Успех Jalapeño демонстрирует, что ИИ-ассистированный дизайн чипов готов к промышленному внедрению. OpenAI уже получает запросы от других компаний, желающих перенять этот опыт. Richard Ho намекнул, что компания может коммерциализировать свой подход, опираясь на модели Codex и GPT-6 Astra, чтобы предоставить индустрии конкретные инструменты, а не просто «слайды».
При этом OpenAI сохраняет прагматичный подход: они сознательно избегали сложных технологий вроде 3D-стекинга и ко-пакетной оптики, чтобы ускорить выход продукта. Следующее поколение ASIC уже приближается к tapeout, а третье — в разработке.
Источник: Tom's Hardware ↗