Гонка автономности: L5 и «ограниченная» независимость
В 2026 году три гиганта EDA-рынка — Cadence, Synopsys и Siemens — представили обновленные AI-агенты, претендующие на максимальный уровень автономности. Cadence на Computex (1 июня) заявила о достижении Level 5 autonomy для своего супер-агента ChipStack, хотя технически это «ограниченный L5 в одной домене», с базовой технологией на уровне «продвинутого L4».
Synopsys (11 марта) продемонстрировала рабочий процесс от спецификации к RTL на уровне L4, но позже (26-28 июля) расширила claims до L5 для агентов с «длительным горизонтом» (long-horizon agents). Siemens запустил Fuse EDA AI 16 марта, а 26 июля анонсировал циклы «самопроверки» (self-verifying loops). Важно отметить: все заявленные метрики скорости — это внутренние оценки вендоров или их клиентов, часто с оговорками «до» (up to) или «ранняя оценка».
Фронтенд-дизайн: где AI показывает взрывной рост
Наибольшие прорывы зафиксированы на этапе фронтенд-дизайна и верификации, где RTL, тестбенчи и утверждения (assertions) являются кодом. AI-агенты заменяют ручной анализ, запуская симуляции параллельно и принимая решения на основе четких результатов pass/fail. Это позволяет сократить самый медленный этап — триаж (triage) — на порядки.
- Cadence ChipStack: Ранние пользователи (Altera, Nvidia, Qualcomm) сообщают, что агенты позволяют запускать сотни динамических симуляций Xcelium. Типичный цикл верификации длительностью 5 недель сокращается до менее чем одного дня (ускорение >40x).
- Synopsys: Валидация RTL стала до 50 раз быстрее по сравнению с не-AI потоком, с улучшением покрытия на 20%. Время отладки сократилось на 25-40%.
- Siemens Questa One: Пять специализированных агентов (RTL Code, Lint, CDC, Verification Planning, Debug) интегрированы с Claude Code и Cursor. Представитель MediaTek отметил «немедленный и значительный» прирост производительности.
Сравнение заявленных метрик производительности
Ниже приведена сводка ключевых заявлений вендоров. Обратите внимание: метрики измеряют разные аспекты (скорость цикла, покрытие, стоимость токенов) и часто сравниваются с разными базовыми линиями.
| Вендор | Заявленное улучшение | Что измеряется | Дата |
|---|---|---|---|
| Cadence | >40x (5 недель → <1 дня) | Один цикл валидации RTL | 1 июня 2026 |
| Cadence | До 10x | Задачи фронтенд-дизайна и верификации | 10 февраля 2026 |
| Synopsys | До 50x (+20% покрытие) | Время до валидированного RTL vs не-AI поток | 26-28 июля 2026 |
| Synopsys | 2x - 5x | Спецификация → верифицированный RTL | 11 марта 2026 |
| Siemens | >10x (снижение стоимости токенов в 5-10 раз) | Характеризация библиотек | 26 июля 2026 |
| Empyrean | 4 недели → 1 неделя | Одна задача трассировки (layout) | 9 сентября 2026 |
Бэкенд: физика против кода
Переход к бэкенд-дизайну (реализация, физика, геометрия) сталкивается с серьезными ограничениями. В отличие от кода, здесь нет простых ответов «да/нет». Время выполнения инструментов может составлять от часов до недель, а сложные компромиссы (trade-offs) делают ошибки на поздних стадиях крайне дорогими. Роберт Кноут (Cadence) отмечает, что AI в этой сфере скорее помогает запускать эксперименты, а не принимает окончательные решения, так как скорость ограничена вычислительной мощностью, а не логикой.
Почему это важно
Индустрия EDA переходит от концепции «ко-пилота» к «автономному инженеру». Хотя уровень L5 пока ограничен конкретными доменами, сокращение циклов верификации с месяцев до дней радикально меняет экономику разработки чипов. Однако независимая валидация этих цифр пока отсутствует: единственная названная компания-оценщик (AMD) предоставила лишь одобрение, не раскрывая деталей анализа.
Источник: Tom's Hardware ↗