Выход из тени и миссия
Компания TYLsemi (читается как Tile Semi) официально представилась рынку, раскрыв детали раунда раннего финансирования в размере $43 млн. Основатели — ветераны индустрии Мохит Гупта (CEO) и Суніл Бхардвадж — имеют опыт работы в Alphawave, SiFive, Cadence и Rambus. Их цель — не просто проектирование ASIC, а предоставление стандартизированных, повторно используемых чиплетов для ИИ-инфраструктуры, что позволяет клиентам избегать рисков и высоких затрат на разработку с нуля.
Почему сейчас? Зрелость технологий
По словам Гупты, экосистема чиплетов созрела за последние 3–4 года благодаря трем факторам:
- Продвинутая упаковка: Доступны варианты 2.5D и 3D-интеграции от TSMC, Intel, ASE и Amkor.
- Стандарты: Интерфейс UCIe переходит в стадию серийного производства, делая гетерогенную интеграцию практичной.
- Устойчивость цепочек поставок: Клиенты хотят модульные решения, а не зависимость от одного поставщика.
Экономика: Монолит против Чиплетов
Стоимость ведущего кремниевого лота выросла с ~$15 000 до ~$30 000. Кристаллы размером с ретиклу (около 700–800 мм²) на передовых техпроцессах (3 нм и ниже) имеют низкий выход годных. TYLsemi предлагает альтернативу: вычислительный кристалл на передовом процессе + I/O чиплеты на более зрелом (N-1).
Компания приводит следующие расчетные данные для партии в 100 000 устройств:
| Параметр | Монолитный чип (700 мм², 3 нм) | Решение TYLsemi (SiP) |
|---|---|---|
| Структура | Один большой кристалл | 500 мм² (вычисление, 3 нм) + 4x 100 мм² (I/O, N-1) |
| Общая стоимость владения (TCO) | $350 млн | $150 млн |
| Экономия | — | 57% |
| Стоимость единицы (расчетная) | ~$3 000 | ~$600 |
Примечание: Цифры являются оценочными иллюстрациями экономии, а не гарантированными ценами производства.
Фундаментальные чиплеты TYLsemi
В основе предложения лежат «фундаментальные чиплеты» (Foundation Chiplets), которые берут на себя стандартные функции, освобождая вычислительное ядро для оптимизации под конкретную задачу. Инициативы реализуются на техпроцессах TSMC:
- TYL.IO: Семейство чиплетов связи. Первый продукт — TYL.IO PCIe (32 линии PCIe 7.0/CXL), подключенный к вычислительному ядру через UCIe. Это позволяет ядру CPU/ускорителя использовать 2 нм/A14, а I/O-логике оставаться на 3 нм.
- TYL.IO Scale: SerDes 224G+ для масштабируемой связи (ESUN/UALink).
- TYL.IO EIC: Для ко-упакованной оптики.
- TYL.Power: Чиплет IVR (In-Package Voltage Regulator) на 16 нм с встроенными пассивными элементами для точечной подачи питания.
- TYL.Mem: Планируемое семейство чиплетов для управления памятью (архитектура пока не раскрыта).
Целевой рынок
Основной фокус — ИИ-ускорители, ЦОД-процессоры, HPC и сетевое оборудование. Рынок кастомных ИИ-чипов (XPUs) для гиперскейлеров, по прогнозам, достигнет $604 млрд к 2033 году. TYLsemi позиционирует себя как единственную компанию, предлагающую полный портфель стандартизированных чиплетов с поддержкой UCIe, закрывая пробел между проектированием и производством.
Источник: Tom's Hardware ↗