Суть инновации: Отказ от интерпозера
Intel опубликовала патент (подан 26 декабря 2024 г., опубликован 2 июля 2026 г.) на архитектуру Cross-Batch Memory (XBM). Главная цель — устранение «узкого горлышка» стоимости и сложности сборки традиционной HBM. В отличие от стандартных стеков, где DRAM-чипы соединяются с логикой через широкий параллельный интерфейс (до 1024 бит) на кремниевом интерпозере, XBM использует серийные соединения UCIe (Universal Chiplet Interconnect Express). Это делает архитектуру «чиплет-нативной» и потенциально дешевле в производстве.
Технические детали и метрики
Архитектура XBM кардинально меняет структуру ячейки памяти и способ ее соединения:
- Технология ячейки: Стандартные ячейки 1T1C (один транзистор, один конденсатор) переносятся в Back-End-of-Line (BEOL) — слой металлизации над транзисторами. Это позволяет создавать тонкие, независимо адресуемые блоки памяти.
- Объем и структура: Один чип содержит ~1.5 ГБ данных, организованных в 768 «датаблоков» (сетка 32x24). Чипы группируются в 8 каналов по 8 подканалов.
- Скорость интерфейса: Данные передаются через UCIe на скорости 32 GT/s (гигатрансфера в секунду). Это текущий потолок спецификации UCIe, что оставляет мало запаса прочности для будущего масштабирования.
- Ремонтопригодность: Базовый чип (base die) включает встроенную систему самодиагностики (BISR) и резервные массивы памяти. Это позволяет заменять дефектные блоки после сборки, повышая выход годных изделий для высоких стеков (до 16 чипов).
Сравнение с текущими решениями
| Параметр | Традиционная HBM (HBM3/3E) | Intel XBM (Patent) | Intel ZAM (в разработке) |
|---|---|---|---|
| Интерфейс | Широкий параллельный (1024+ бит) | Серийный UCIe (32 GT/s) | Не указан (фокус на бондинге) |
| Соединение | Кремниевый интерпозер | Чиплетные связи (без интерпозера) | Слияние слоев (fusion-bonded) |
| Расположение транзисторов | Front-End-of-Line (FEOL) | Back-End-of-Line (BEOL) | Конвенциональная DRAM |
| Статус | Коммерчески доступно | Патент (нет дорожной карты) | Цель — 2029 год |
Почему это важно для AI
ИИ-ускорители упираются в «стену памяти» (memory wall). Традиционная HBM дорога из-за необходимости маршрутизации тысяч проводов через интерпозер. XBM предлагает сократить высоту пакета (Z-height) за счет структур Memory-on-Package (MoP) и убрать интерпозер, что должно снизить стоимость и улучшить тепловыделение. Однако, поскольку скорость UCIe уже на пределе спецификации, а технология BEOL-DRAM не подтверждена в массовом производстве, XBM остается концептом, конкурирующим с собственным проектом Intel ZAM и решениями конкурентов (HBM4E).
Источник: Tom's Hardware ↗