Суть прорыва: «Два транзистора, один щит, ноль конденсаторов»
Nagare Labs, спин-офф Университета Джорджии, разрабатывает Z2RAM — ячейку памяти, которая размещается непосредственно на кристалле AI-ускорителя. В отличие от традиционной DRAM, здесь используется принцип «gain cell»: заряд хранится на емкости затвота транзистора, а чтение происходит без разрушения заряда. Это устраняет необходимость в постоянном обновлении (refresh), характерном для DRAM, и снижает энергопотребление.
Ключевое технологическое преимущество — отсутствие интерпозеров и бондов. Слои памяти наносятся и паттернируются на одном кристалле с вычислительным ядром с помощью стандартных DUV-литографов (без EUV), что упрощает масштабирование.
Метрики и бенчмарки: от лаборатории к проекциям
Исследователи из Georgia Tech (группы Сумана Датты и Шименга Ю) опубликовали данные, демонстрирующие быстрый прогресс стабильности ячеек. Ниже приведено сравнение результатов измерений и симуляций:
| Параметр / Ячейка | Значение | Условия | Источник / Тип |
|---|---|---|---|
| Удержание данных (2020, 2T) | 1 с (25°C) / 300 мс (85°C) | Измерено | Datta et al., IEDM 2020 |
| Удержание данных (2025, 3T self-aligned) | > 1 000 с | 25°C | Georgia Tech, IEDM 2025 |
| Удержание данных (Boosted 3T) | > 300 с | 85°C (до 100 мВ спада) | Georgia Tech, VLSI 2026 |
| Площадь ячейки (проект) | 0.0168 µm² | 7nm rules | Georgia Tech, VLSI 2026 |
| Плотность бит (симуляция) | 5.7x плотнее SRAM | 4 тира, 256MB, 7nm | Yu’s group, IEEE Trans. 2026 |
| Энергоэффективность (GPU L2) | 75–80% ниже EDA | 2x емкость, та же площадь | Georgia Tech, IEDM 2025 |
Почему это важно для AI-чипов
Основная проблема современных AI-ускорителей — «стена памяти». HBM (High-Bandwidth Memory) имеет высокую пропускную способность, но сложна в производстве и ограничена тепловыделением. Samsung, например, планирует zHBM всего в 4 слоя из-за перегрева. L2-кэш на базе SRAM быстр, но занимает слишком много площади и дорог.
Z2RAM позиционируется как компромисс. По проекциям Nagare Labs, поколение Gen 1 обеспечит:
- Плотность: в 5 раз выше, чем у SRAM (при 6 слоях).
- Скорость: в 14 раз быстрее DRAM.
- Энергопотребление: в 3 раза меньше энергии на чтение, чем у SRAM.
Это позволяет разместить объем памяти, сопоставимый с L2-кэшем GPU, в том же физическом пространстве, но с меньшим тепловыделением и задержками.
Статус разработки и вызовы
Технология находится на стадии лабораторных прототипов. Несмотря на успехи в удержании данных при 85°C, порог в 95°C (максимальная температура для DRAM) пока не достигнут. Также остаются вопросы к надежности из-за эффектов одиночных электронов, способных сбивать порог срабатывания транзистора.
У Nagare Labs нет собственного производства (fab). Компания ищет партнера для масштабирования, аналогичного подходу AMD с 3D V-Cache. Ожидаемое время выхода на рынок (sampling) — 4 года, массовые поставки — в течение десятилетия. Пат Гельсингер, бывший CEO Intel, входит в совет директоров компании, что может упростить поиск производственных партнеров.
Источник: Tom's Hardware ↗