Архитектура и спецификации: Zen 6 на TSMC N2
AMD официально раскрыла детали своего первого серверного процессора на архитектуре Zen 6, получившего кодовое название Venice. Флагманская модель Epyc 9996 построена на 2-нм техпроцессе TSMC (N2) и использует плотную конфигурацию CCD (Zen 6c). В одном кристалле размещено 32 ядра, что позволяет собрать чип на 256 физических ядер и 512 потоков.
Ключевая особенность флагмана — объем кэш-памяти третьего уровня (L3). Epyc 9996 оснащается 1024 МБ L3-кэша (по 4 МБ на ядро), что почти в три раза больше, чем у предшественника Epyc 9965. Важно отметить, что это не стэкированный кэш (как будет в версии Venice-X), а стандартная архитектура, что обеспечивает высокую пропускную способность.
Память и шины: 16 каналов MRDIMM
В отличие от конкурентов, делающих ставку на LPDDR5X, AMD в линейке SP7 делает ставку на классическую, но сверхбыструю память. Epyc 9996 поддерживает 16-канальную память с модулями MRDIMM, работающими на частоте 12 800 MT/s, или стандартными DDR5 RDIMM на 8000 MT/s.
Это дает общую пропускную способность на сокет в 1.6 ТБ/с. Для сравнения: у Nvidia Vera этот показатель составляет 1.2 ТБ/с, а у предыдущего поколения AMD Turin — всего 576 ГБ/с. Такая архитектура критически важна для задач агентного ИИ и высококонкурентных сетевых задач.
Бенчмарки: разгром конкурентов
AMD опубликовала реальные результаты тестов Epyc 9996. В задачах веб-серверинга (NGINX + WRK) чип показал 28 789 170 запросов в секунду. Это на 20% быстрее, чем у Nvidia Vera, и на 183% быстрее, чем у Intel Xeon 6980P.
В специализированном бенчмарке TPCx-AI (метрика AIUCpm — AI use cases per minute), который измеряет эффективность работы с данными для ИИ-агентов, Epyc 9996 выдал результат 5 982.91. Это обеспечивает прирост до 3.4x по сравнению с Intel Xeon 6980P (1 750.36) и до 1.7x по сравнению с предыдущим поколением AMD Turin.
| Процессор | NGINX (Max Req/s) | TPCx-AI (AIUCpm) | Л3 Кэш | Ядра / Потоки |
|---|---|---|---|---|
| Intel Xeon 6980P | 10 162 179 | 1 750.36 | — | — |
| AWS Graviton5 | 15 331 108 | 2 444.8 | — | — |
| AMD Epyc 9755 (Zen 5) | 17 906 196 | 2 704.19 | 512 МБ | 128 / 256 |
| AMD Epyc 9965 (Zen 5) | 24 320 476 | 3 458.79 | 768 МБ | 192 / 384 |
| AMD Epyc 9996 (Zen 6) | 28 789 170 | 5 982.91 | 1024 МБ | 256 / 512 |
Портфолио Venice: от 8 до 256 ядер
AMD подчеркивает, что Venice — это не один чип, а целая линейка. Помимо флагмана SP7, представлены:
- Venice SP8: Запуск в первой половине 2025 года. Чипы от 8 до 128 ядер с 8-канальной памятью. Идеально для средних развертываний.
- Verano (SP8): Ожидается во второй половине 2025 года. Специализированный ИИ-хост на 72 ядра с пиковой частотой 5 ГГц и 24-канальной памятью LPDDR5X (модули SOCAMM2). Прямой конкурент Nvidia Vera.
- Venice-X (SP7): Ожидается во второй половине 2027 года. Версия со стэкированным кэшем (3D V-Cache), частотами до 5.15 ГГц и 96 ядрами.
Запуск базовой линейки Venice на сокете SP7 начнется в первой половине 2025 года, что сразу же выведет AMD в лидеры по количеству ядер и пропускной способности памяти в сегменте высокопроизводительных вычислений.
Источник: Tom's Hardware ↗