AI-новости21 июля 2026 г., 14:16 МСК🤖 Auto

SMIC N+3: Плотность выше TSMC N6, но уступает Intel 18A по эффективности

Анализ чипа Kirin 9030 показал, что SMIC достигла плотности транзисторов 113.4 млн/мм² без EUV, но процессор уступает современным флагманам по производительности и энергоэффективности.

Баннер новости 4034

Технические прорывы SMIC N+3 без EUV

Анализ, проведенный аналитической компанией SemiAnalysis, выявил ключевые характеристики третьего поколения 7-нм техпроцесса SMIC (N+3), используемого в смартфоне Huawei Kirin 9030. Несмотря на отсутствие литографии EUV, китайский производитель добился впечатляющих результатов за счет DUV-мультипаттернинга, включая самосогласованное квадруплетное паттернирование, и оптимизации дизайна (DTCO).

Ключевые метрики процесса N+3:

  • Минимальный шаг металла (Metal Pitch): 32.5 нм. Это номинально меньше, чем ~36 нм, используемые в высокопроизводительных ячейках CPU Intel Panther Lake (хотя сам техпроцесс Intel 18A поддерживает ~32 нм).
  • Плотность транзисторов: ~113.4 млн транзисторов на мм² (Mtr/mm²). Этот показатель выше, чем у TSMC N6 (107.7 Mtr/mm²), который использует EUV.

Сравнение с конкурентами: почему плотность — не всё

Высокая плотность транзисторов не переводит SMIC N+3 в один ряд с передовыми техпроцессами Intel и TSMC. Процессор Kirin 9030 демонстрирует производительность, сопоставимую с флагманскими решениями трехлетней давности, и имеет существенный недостаток в энергоэффективности по сравнению с современными чипами Apple, Qualcomm, MediaTek и Samsung.

Самый мощный CPU-ядер Kirin 9030 имеет IPC на уровне Cortex-X2, тогда как даже энергоэффективные ядра Apple превосходят его в целочисленных задачах при меньшем потреблении. В отличие от N+3, Intel 18A использует транзисторы GAA (Gate-All-Around) и обратную подачу питания, что обеспечивает лучшую эффективность для мобильных и серверных задач.

Сводная таблица характеристик

Параметр SMIC N+3 Intel 18A TSMC N6
Мин. шаг металла 32.5 нм ~32 нм (поддержка) Не указано в контексте
Плотность транзисторов ~113.4 млн/мм² Выше (точное значение не раскрыто, но заявлено превосходство над N+3) 107.7 млн/мм²
Технология литографии DUV (мультипаттернинг) EUv + Backside Power Delivery EUV
Архитектура транзисторов FinFET (уменьшенное число fin) GAA (Gate-All-Around) FinFET

Перспективы масштабирования

Несмотря на ограничения экспортного контроля, SMIC продолжает прогресс. Аналитики предполагают, что следующий шаг — N+4 — может приблизиться к плотности TSMC N5, а N+5 с внедрением обратной подачи питания (backside power delivery) сможет достичь уровня плотности Intel 18A. Однако без перехода на GAA-транзисторы и новых архитектур питания существенного скачка в производительности и энергоэффективности ожидать не стоит.

Источник: Tom's Hardware ↗