От пассивного моста к активному чипу: почему это важно
Традиционная архитектура HBM разделяет задачи между стеком DRAM-чипов (C-die) и базовым кристаллом (B-die), который выполняет роль интерфейса. Однако рост пропускной способности и емкости, особенно для ИИ-нагрузок, упирается в физические ограничения: количество TSV-переходов, шаг контактов и энергоэффективность PHY. Samsung предлагает решить проблему, превратив B-die в полноценный System-on-Chip (SoC) с использованием передовых логических процессов.
Эволюция техпроцесса и энергоэффективность
Ключевым драйвером изменений является переход B-die с устаревших узлов на передовые логические процессы. Начиная с HBM4, Samsung использует 4 нм (процесс D1c для DRAM и 4 нм для логики). Это не только снижает задержки, но и критически важно для управления тепловыделением при росте плотности мощности с 0.5 до более чем 2.0 Вт/мм².
| Характеристика | Стандартный HBM (sHBM) | Кастомный HBM (cHBM) |
|---|---|---|
| Техпроцесс B-die | Старые логические узлы | 4 нм (начиная с HBM4) |
| Функция B-die | Пассивный интерпозер, PHY, TSV | Активный SoC: контроллеры, RAS, сенсоры |
| Площадь PHY | Большая, расширяется с поколениями | Минимизирована за счет D2D интерфейса |
| Тепловыделение | Высокое при высокой плотности | Снижение пиковой температуры >35% (HPB) |
Фаза 1: Освобождение площади и управление теплом
Первый этап эволюции фокусируется на оптимизации пространства. Традиционный PHY занимает огромную площадь на B-die. Samsung заменяет его на интерфейс D2D (die-to-die) на 4 нм, что сокращает каналы и снижает энергопотребление на бит. Освобожденное пространство используется для двух целей:
- Перенос контроллера памяти (MC): Перемещение MC с XPU на B-die освобождает кремний в основном процессоре и упрощает архитектуру.
- Ремонт ячеек SRAM: Использование свободного места на B-die для распределенного ремонта дефектных ячеек памяти повышает надежность системы по сравнению с ограниченным резервом в C-die.
Для борьбы с локальным перегревом (hotspots) из-за высокой плотности мощности внедрен Heat Path Block (HPB), который снижает пиковую температуру более чем на 35%.
Фаза 2: Расширение функционала и 2.5D интеграция
На втором этапе B-die становится полноценным узлом обработки данных. Samsung интегрирует функции RAS (Reliability, Availability, Serviceability), включая датчики температуры, напряжения и старения, а также встроенные системы тестирования (on-die ATE). Это позволяет:
- Подключать внешнюю память напрямую к B-die для увеличения емкости (важно для KV-кэшей в LLM).
- Размещать вычислительные элементы (Processing Elements) на B-die для частичной разгрузки XPU, снижая трафик через интерпозор.
Это направление ведет к созданию Advanced HBM (aHBM), где вычисления переносятся на элементы в базе HBM, минимизируя перемещение данных в архитектуре 2.5D.
Фаза 3: zHBM — истинная 3D-интеграция
Финальный этап — отказ от 2.5D-интерпозора в пользу zHBM. В этой архитектуре XPU и стек C-die интегрируются вертикально. Распределенные I/O-линии сокращают путь данных, а устранение SERDES и традиционных PHY-интерфейсов обеспечивает прорыв в энергоэффективности, что критично для инференса с жесткими ограничениями по питанию.
Источник: ServeTheHome ↗