От черного ящика к верифицируемому рассуждению
Автоматическое размещение макроблоков (macro placement) остается одной из самых сложных задач в физическом проектировании VLSI. Традиционные подходы десятилетиями опирались на «ручные» прокси-цели, такие как оценка длины провода, и использовали однократную численную оптимизацию. Это ограничивало способность систем учитывать визуальный контекст, экспертные знания и обратную связь от последующих этапов проектирования.
Команда исследователей во главе с Цюфэном Ли (Qiufeng Li) представила PlaceReasoner-Beta — фреймворк с множественными агентами, который переосмысливает размещение как задачу замкнутого цикла рассуждений. Архитектура включает:
- VLM-планировщик: генерирует кандидаты на основе изображения плана, спецификаций макроблоков и структуры связей.
- Геометрический верификатор: обеспечивает физическую легальность и соблюдение принципов размещения.
- Физический верификатор: уточняет кандидаты с помощью ранней обратной связи от реализации.
- Оптимизатор после маршрутизации: улучшает лучшие варианты, используя финальные метрики PPA (Power, Performance, Area).
PlaceReasoner-Bench: Новый стандарт бенчмарков
Для обеспечения воспроизводимости авторы создали PlaceReasoner-Bench — полностью открытый энд-ту-энд бенчмарк. В отличие от старых тестов, использующих прокси-метрики до маршрутизации, этот набор оценивает методы по фактическим метрикам после маршрутизации (routed PPA) и наличию нарушений правил проектирования (DRC).
Бенчмарк включает 8 дизайнов из открытых RTL-схем, протестированных при двух соотношениях сторон (aspect ratios), что дает 16 задач с фиксированными планами и назначениями ввода-вывода. Это позволяет изолировать влияние именно позиций и ориентаций макроблоков.
Результаты: Превосходство в задержке
PlaceReasoner-Beta демонстрирует выдающиеся результаты, особенно в оптимизации времени (timing). Система достигает лучших показателей среди всех методов, не имеющих нарушений DRC, на всех квадратных задачах. Ключевые метрики улучшения по сравнению с классическим базовым полем:
| Метрика | Соотношение сторон 1:1 | Соотношение сторон 2:1 |
|---|---|---|
| Снижение TNS (Total Negative Slack) | 61.2% | 53.0% |
| Длина провода (после маршрутизации) | Сокращена на большинстве дизайнов (без явной оптимизации) | |
Особое внимание стоит обратить на то, что система сокращает длину провода после маршрутизации, хотя она никогда не оптимизировала этот параметр явно. Это доказывает, что рассуждение над пространственной структурой в сочетании с обратной связью от физического дизайна способно превзойти оптимизацию через прокси-цели.
Значение для индустрии
Работа PlaceReasoner-Beta знаменует сдвиг парадигмы в EDA-индустрии: от статической оптимизации к динамическому, верифицируемому рассуждению. Открытие кода и данных PlaceReasoner-Bench создает новую базу для сравнения алгоритмов, где побеждает не тот, кто лучше угадывает длину провода, а тот, кто лучше понимает физические ограничения чипа.
Источник: arXiv cs.AI ↗