Проблема абстракции в AI-дизайне чипов
Современные LLM-агенты всё чаще применяются для генерации цифровых схем, однако большинство существующих подходов ограничиваются прямым написанием кода на языках описания аппаратуры (RTL). Такой подход требует от модели глубокого понимания низкоуровневых оптимизаций, что часто приводит к субоптимальным результатам. Авторы исследования задались вопросом: можно ли повысить качество проектирования, используя более высокий уровень абстракции?
Методология: четыре подхода и гибридный AHRR
Для проверки гипотезы команда провела сравнительный анализ четырёх стратегий проектирования на базе FPGA. Ключевым нововведением стал метод Agent-based HLS with RTL Refinement (AHRR). Этот гибридный подход работает в два этапа:
- Этап 1 (HLS): Агенты на базе LLM генерируют высокоуровневое описание, извлекая ключевые архитектурные решения и абстрагируясь от деталей таймингов.
- Этап 2 (RTL Refinement): Специализированные агенты дорабатывают полученный код, переводя его в RTL и восстанавливая возможности низкоуровневой оптимизации, которые теряются на этапе HLS.
Результаты бенчмарков
Эксперименты проводились на наборе из 11 разнообразных задач. Использование метода AHRR показало статистически значимое превосходство над прямым проектированием на RTL. Ниже приведено сравнение ключевых метрик эффективности различных подходов:
| Метод проектирования | Описание подхода | Относительная скорость/эффективность |
|---|---|---|
| Direct RTL Design | Прямая генерация кода RTL агентами | Базовый уровень (1x) |
| Agent-based HLS Design | Генерация только на уровне HLS | Быстрее, но менее оптимизировано |
| Post-Compiler HLS Refinement | Автоматическая оптимизация после компиляции | Умеренное улучшение |
| Agent-based HLS with RTL Refinement (AHRR) | Гибрид HLS + ручная/агентная доработка RTL | 2.6x (геометрическое среднее ускорение) |
Почему это важно для индустрии
Результаты показывают, что HLS-абстракция позволяет агентам «концентрировать» знания о дизайне, в то время как последующая доработка на уровне RTL компенсирует потерю детализации. Это создает новый рабочий процесс (workflow) для agentic chip design, который потенциально может быть масштабирован не только на FPGA, но и на ASIC-проекты, так как компромиссы в потоке проектирования технологически независимы. Исследование опубликовано в материалах специальной сессии ICCAD'26.
Источник: arXiv cs.AI ↗