io.neosyn/neosyn-fpga-mcp
MCP-сервер для FPGA-дизайна: компилирует, валидирует и генерирует Verilog из C и HDL. Полезен для автоматизации разработки с помощью AI-агентов.
AINeosyn-Logic
Локальный · pypi
DevTools
official
Что это
MCP-сервер для FPGA-дизайна: компилирует, валидирует и генерирует Verilog из C и HDL. Полезен для автоматизации разработки с помощью AI-агентов.
Как подключить
1Официальный package
pypi · neosyn-fpga-mcp==1.4.0
2Установить и запустить в терминале
uvx neosyn-fpga-mcp==1.4.0
3Добавить в конфиг MCP-клиента (mcp.json / claude_desktop_config.json)
{
"mcpServers": {
"io-neosyn-neosyn-fpga-mcp": {
"command": "uvx",
"args": [
"neosyn-fpga-mcp==1.4.0"
]
}
}
}
Вставьте блок в конфиг клиента (Claude Desktop, Claude Code, Cursor, VS Code, Cline). Команда и package собраны из полей официального MCP Registry.